3. Ìîäåëè è ìåòîäû äëÿ îáîñíîâàíèÿ âûáîðà ñîñòàâà àïïàðàòíûõñðåäñòâ ÂÑ

3.1 ÐÀÇÐÀÁÎÒÊÀ ÀËÃÎÐÈÒÌÎÂ ÎÏÒÈÌÀËÜÍÎÉ ÊÎÌÏÎÍÎÂÊÈ ÎÁÎÐÓÄÎÂÀÍÈß.

3.2 ÍÅÊÎÒÎÐÛÅ ÂÎÏÐÎÑÛ ÏÅÐÅÏÐÎÅÊÒÈÐÎÂÀÍÈß ÑÒÀÐÎÉ ÖÈÔÐÎÂÎÉ ÀÏÏÀÐÀÒÓÐÛ ÍÀ ÍÎÂÎÉ ÝËÅÌÅÍÒÍÎÉ ÁÀÇÅ ÏËÈÑ ÒÈÏÀ FPGA

3.3 ÀÂÒÎÌÀÒÈ×ÅÑÊÎÅ ÓÏÐÀÂËÅÍÈÅ ÏËÀÒÀÌÈ ÂÈÄÅÎÂÂÎÄÀ  ÑÈÑÒÅÌÅ ÊÎÌÏÜÞÒÅÐÍÎÃÎ ÂÈÄÅÎÍÀÁËÞÄÅÍÈß

3.4 ÐÀÇÐÀÁÎÒÊÀ ÓÑÒÐÎÉÑÒÂÀ ÓÏÐÀÂËÅÍÈß ÔËÝØ-ÏÀÌßÒÜÞ ÍÀ ÁÀÇÅ ÏËÈÑ

Ýêñïðåññ èíôîðìàöèÿ

Ðåäêîëëåãèÿ æóðíàëà

Ïîäïèñêà íà íîâîñòè

Ãîñòåâàÿ êíèãà

Ïðåäîñòàâëåíèå ìàòåðèàëîâ

Ïèñüìî â ðåäàêöèþ

Íà íà÷àëî