BC/NW 2008, №1 (12): 3.2

РЕАЛИЗАЦИЯ БИБЛИОТЕКИ АРИФМЕТИЧЕСКИХ ОПЕРАЦИЙ НАД ПОЛИНОМАМИ В ПОЛЕ ГАЛУА НА ПЛИС ТИПА FPGA

Н.Тайлеб ур. Мазуз , A.К. Поляков

(Москва, Московский энергетический институт(технический университет), Россия)

Цифровые методы помехозащищенного кодирования широко используются в оптоволоконных сетях связи, в проигрывателях CD и DVD и.т.п. Одним из этих методов является метод коррекции ошибок, основанный на так называемых полях Галуа GF(q).

Для облегчения задач разработчиков цифровой аппаратуры имеет смысл создать библиотеку высокоуровневых описаний типовых модулей устройств. В данном докладе рассматривается библиотека таких модулей в виде VERILOG-описаний [1] арифметических операций над полиномами в поле Галуа. Эти модули могут быть, например, использованы при разработке кодеров и декодеров кода Рида-Соломона [2] и других устройств.

Библиотека арифметических операций реализует операции специальной части полей Галуа, известной под названием «Расширенные поля Галуа GF(2^m)». Первая часть этой библиотеки включает операции сложения, умножения и инверсии над элементами [3]. Вторая часть библиотеки содержит операции сложения, умножения и деления над полиномами [4]. Она рассматривается в этом докладе. Коэффициенты полиномов принадлежат тому же полю Галуа.

Поля Галуа GF(2^m) характеризуются двумя параметрами: параметр m – это число двоичных разрядов, необходимых для представления коэффициента полинома в двоичном представлении. Параметр p – «генерирующий полином» определяет порядок, в котором элементы поля Галуа следуют друг за другом.

Все операции над полиномами выполняются с помощью сумматоров и умножителей [5], которые были специально созданы для вычисления в поле Галуа. Они описаны в статье [3].

В конце статьи приводятся временные и ресурсные параметры аппаратной реализации библиотечных модулей на ПЛИС типа FPGA на элементной базе микросхемы XC4VLX100-11FF1148 фирмы XILINX для разных значений m и p.

ЛИТЕРАТУРА

1. Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. М.:Солон Пресс, ISBN 5-98003-016-6, 2003.

2. Поляков А.К, Тайлеб Н., Тайлеб М. Некоторые вопросы проектирования декодеров кода Рида-Соломона на ПЛИС типа FPGA. Труды XVI международного семинара «Современные технологии в задачах управления, автоматики и обработки информации», стр 233, ISBN 978-5-7679-1015-8. Сентябрь 2007.

3. Поляков А.К, Тайлеб Н., Тайлеб М. Библиотека VERILOG – описаний арифметических операций в поле Галуа. Современная Электроника, № 5, стр 46-48, Май 2007.

4. Moon T.K. Error correction coding, mathematical methods and algorithms. John Wiley & Sons, ISBN: 978-0-471-64800-0, Июль 2005.

5. Reyhani, Massolem A., Hasan M.A. Low Complexity Bit Parallel Architectures for Polynomial Basis Multiplication over GF(2^m). IEEE Transaction on Computers, V. 63. № 8, стр 945-959, Август 2004.