BC/NW 2007, №1, (10) :3.2

 

НЕКОТОРЫЕ ВОПРОСЫ ПЕРЕПРОЕКТИРОВАНИЯ

 СТАРОЙ ЦИФРОВОЙ АППАРАТУРЫ

НА НОВОЙ ЭЛЕМЕНТНОЙ БАЗЕ ПЛИС ТИПА FPGA

 

Н.Тайлеб (Mazouz),  М.Тайлеб, A.К. Поляков

 

(Москва, Московский энергетический институт (технический университет), Россия)

 

Рассматриваются вопросы воспроизведения (римейка) старых цифровых устройств на новой элементной базе ПЛИС типа FPGA фирмы Xilinx. Точнее кристалл VIRTEX-4FX12-10fft668 [1].

Римейк позволяет продлить возможность использования зарекомендовавших себя принципов реализации изделий, отлаженного и дорогостоящего программного обеспечения на современной элементной базе, имеющей примерно на порядок большее быстродействие и надежность.

Одним из заманчивых подходов является «восходящее проектирование»-прямое использование имеющихся старых схем принципиальных электрических, выполненных на микросхемах низкого и среднего уровня интеграции (например серии КР1533 или КР1554). При наличии соответствующих символьных библиотек в графическом редакторе САПР эти схемы вводятся в ЭВМ. Использование VHDL или VERILOG [2] библиотек моделирования позволяет провести функциональную верификацию проекта устройства.

Если говорить в общем, то при таком низкоуровневом описании устройств «за деревьями часто не видно леса». САПР не удается использовать возможности встроенных в ПЛИС функциональных блоков типа схем ускоренного переноса, многоразрядных умножителей, блочной памяти и т.п. Особенно это проявляется в случаях, когда библиотеки используют структурные описания старых микросхем.

В рамках диссертационной работы были проведены исследования вариантов проектирования ряда устройств и узлов цифровой техники. В качестве одного из примеров в докладе приводятся результаты сравнения шести вариантов разработки трехвходовых тридцатидвух-разрядных сумматоров с использованием высокоуровневых и низкоуровневых описаний на языке VERILOG.

Наши рекомендации:

Для проектов, требующих максимального быстродействия, нужно использовать последние достижения в области технологии ПЛИС и САПР, т.е. например при проектирования устройств с трехвходовами сумматорами следует применять сумматор, который встроен в модуль DSP48[3] кристалла VIRTEX-4, а не реализовать его классическим путём. И конечно работать по рекомендациям производителя [4][5][6].

Если требования к быстродействию не столь критичны, то лучше описать сумматор, используя синтезабельный поведенческий код.

Хорошее знание языков описания аппаратуры, архитектуры кристалла ПЛИС и программного обеспечения САПР обеспечивает успех в процессе проектирования цифровых систем.

Литература

1. Virtex-4 User Guide UG070 (v1.5), XILINX, March 21, 2006.

2. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К. Поляков, ISBN 5-98003-016-6, M.: Солон-Пресс, 2003 - 320 с.

3. Xtreme DSP for VIRTEX-4 FPGA user guide UG073 (v2.1), XILINX, December 19, 2005.

4. Frédéric Rivoallon, Achieving Breakthrough Performance in Virtex-4 FPGAs // White Paper -Virtex-4 (wp218-v1.3), XILINX, May 2, 2005.

5. Hitesh Patel, Synthesis and Implementation Strategies to Accelerate Design Performance // White Paper -Virtex-4 (wp229), XILINX, July6, 2005.

6. Philippe Garrault and Brian Philofsky, HDL Coding Practices to Accelerate Design Performance  //White Paper -Virtex-4 (wp231), XILINX, January 6, 2006.